본문 바로가기

728x90

분류 전체보기

(28)
Micro Processor_Preview & 1 원래 매일 전공 내용을 정리하려고 했지만, 졸업작품 때문에 계획이 좀 틀어졌다.진로가 하드웨어 설계쪽이기 때문에 관련된 내용들은 이번 방학을 통해 쭉 정리를 하고 내가 했던 실습이나 텀프로젝트들을 정리를 해보려고 했고 오늘 했던 프로젝트들을 쭉 둘러보는데 cpu를 정리 안할수가 없을거같아서 새로 마프 카테고리를 만들었다. 컴퓨터구조 후수과목이긴한데 컴구내용부터 쭉 다시 하기에는 시간적으로 안될거같아서 필요하다면 중간중간 내용 정리를 이 카테고리안에 할 생각이다. 필자는 마이크로 프로세서라는 과목을 학교에서 배울때 cpu의 구조와 내부동작 원리를 배웠다. 따라서 이와 관련된 내용들을 앞으로 정리할 예정이다. 본론으로 들어와서,마이크로 프로세서란 무엇일까?CPU의 기능만을 chip에다 집적시킨것을 micro..
Logic_circuit_7: Register 너무 오랜만의 포스팅인데 졸업작품때문에 전혀 시간이 없었다 ㅎㅎ 그래도 최대한 포스팅할 수 있게 시간을 내보겠다. 금일 포스팅 주제는 레지스터이다.n bit register = n개의 flip flop + gate로 이루어져있는데, 보통 d-F/F을 사용하기 때문에 Q가 posedge clk에서 update된다.sequential logic에서 memory라는것은 매우 중요하기 때문에 flip flop을 사용한다고 했고, 이 flip flop을 여러개 이어붙인것이 register이기 때문에 잘 알아둬야할 필요가 있다. memory hierachy를 보면 알겠지만, cpu에 제일 가까운게 reg이다. 예를들어, A+B=C, C=C+2라는걸 계속 수행한다고 해보자. 계속 수행하는 C는 CPU에 가까운곳에 저..
6. Sequential Logic_ Counter 논리회로 포스팅에서 Sequential logic을 다뤄서 해당 내용에 대해 베릴로그 코딩을 할 생각이 있는데 뭐를 먼저 할지 마땅히 생각이 안나서 gpt한테 물어보았다.따라서 이번 포스팅에서는 Counter 설계를 해볼까 한다.  앞으로 어떤 것들을 설계하던지간에 처음에 큰 틀을 잡아야한다.Counter를 어떻게 설계할 것인가? 매 clk cycle마다 count횟수가 1씩 높아지며, reset 신호를 주면 초기화시키고, input값으로 일정 값을 주면 해당 값까지 count횟수가 높아지다가 같아지면 stop 또는 초기화를 시켜주게끔 만들자. 처음에 input값을 넣어주고, 그다음 current state와 이 값을 비교하고 출력으로 up 또는 stop, next state update 이런 과정이 들..
Logic circuit_7 : Sequential Logic(2) 필자는 논리회로라는 과목을 20년도 1학기에 처음 접했다.이번에 정리를 위해 다시 찾아보기전에 논리회로라고했을때 기억에 남는거는 combination logic과 sequential logic내용들 부분부분밖에 없었는데 그만큼 이 논리회로라는 주제에서 가장 큰 부분을 차지하는 내용이 이 두가지 개념들이다.그 중에서도 clk개념이 들어가는 sequential logic이 더 어려울수밖없고 잘 이해하고 정리해야하는 부분이다. 지난 시간에 D-Latch까지 정리를 하였다. 어떻게 만들수있는지 내부 구조를 아는 것도 중요하지만 하나의 모듈을 어떻게 사용하는지도 매우 중요하니 꼭 알아두자고 강조했었는데, 이걸 사용해서 회로를 설계하기 때문에 그렇다.마치 고등학교때 미분을 배울때 y=2x라는식을 x에대해 미분할때 ..
Logic circuit_6 : Sequential Logic(1) 이전에 combination logic을 배웠다. input에 의해 output이 바로 결정되는 회로였는데, 오늘 정리할 Sequential Logic은 input과 이전 state에 의해 output이 결정되는 논리 회로이다. 여기서 추가된 것은 "state"라는 개념인데, 이게 왜 필요한걸까?예시를 한 번 들어보자.내가 방 온도를 25도로 유지를하려고 한다. 현재 방 온도는 18도이고 내가 보일러에 입력하는 값은 그렇다면 25도가 될 것이다. 여기서 출력은 온도의 상승이며, 시간이 지날수록 온도는 점점 더 올라가 마지막에 25도가 될 것이다. Sequential logic에 해당 값들을 대입해보자.input은 25도이다.state는 처음에는 18도였지만 갈수록 점점 높아진다.output은 온도의 상승..
5. Binary multiplier https://ksh9-9.tistory.com/22 Logic_Circuit_5-Combination Logic(2)-Multiplier지난 시간에 감/가산기까지 내용을 정리해보았다.오늘은 여러가지 combination logic에 대해 더 알아보겠다. 1. Binary Multiplier110 X 101을 해보자.너무나도 쉽다.이거를 회로로 어떻게 표현해야할까? 처ksh9-9.tistory.com위에 포스팅한 내용을 베릴로그로 구현하는 시간을 갖도록 하겠다. 여기서 파악해야할 것은 input값은 A1A0, B1B0이고, output값은 O[3:0]이라는것이다. 큰 module의 port는 이것뿐이며,그 외 나머지 선들은 wire로 따로 선언해주고 이용해야한다.이 점을 명심해서 코딩을해주면,   Top..
Logic_Circuit_5-Combination Logic(2)-Multiplier 지난 시간에 감/가산기까지 내용을 정리해보았다.오늘은 여러가지 combination logic에 대해 더 알아보겠다. 1. Binary Multiplier110 X 101을 해보자.너무나도 쉽다.이거를 회로로 어떻게 표현해야할까? 처음 생각해보면 생각보다 어려울 것이다. 좀 더 쉬운 예제로 먼저 예열을 해보자.이 예제는 어떤가?결과를 쓴 과정을 생각해보자. 먼저 곱하고 그다음 더했을 것이다.Gate는 AND와 OR밖에 사용하지 않게된다.  위와같이 설계할 수 있다. (다음 Verilog 포스팅에서 실제로 회로를 Verilog로 코딩 후 simulation까지 돌려보도록 하겠다.) 이제 맨위에 보았던 3 by 3 곱셈기를 설계해보자.이거를 어떻게 회로로 나타낼까?위와같은 아이디어로 덧셈을 두번 나눠서 하면..
DSP_7 - DFT 벌써 DSP 7번째 포스팅이다.현재 Y = HX에서 X에대해 정리하고 있으며 지난 포스팅까지는 time domain에서 sampling을하면 어떻게 되는지, 복원에 대한 내용까지 알아보았다.이번 포스팅에서는 time domain에서 sampling한 주파수domain에서의 결과에서 sampling을 한 번 더하게 되면 어떻게 되는지 알아볼 것이다. https://ksh9-9.tistory.com/11 Digital Signal Processing_5 - Sampling_2전 포스팅에서 예고했던대로 오늘은 time domain에서 sampling을 할때 freq domain에서 어떤 변화가 발생하는지 실제 예시를 들고 nyquist theorem이 왜 필연적인지 설명해보는 시간을 갖도록 하겠다. 예시ksh..

728x90